삼성 전자가 단락을 줄여 전력 효율을 높이는 512GB DDR5 메모리 모듈을 개발했다고 25 일 밝혔다. 공정이 개선됨에 따라 트랜지스터에서 발생하는 단락 문제를 해결했습니다. 이 제품에는 ‘High-K Metal Gate'(HKMG)라는 프로세스가 적용되었습니다. HKMG 공정은 반도체 공정의 소형화로 인한 누설 전류를 방지하기 위해 고유 전율 (K) (High-K, Hi-K)의 재료를 적용하는 것을 말합니다.
삼성 전자 512GB DDR5 메모리. (사진 = 삼성 전자)
DRAM은 트랜지스터와 커패시터로 구성됩니다. 커패시터는 전하를 저장하고 트랜지스터는 커패시터의 입구를 열고 닫는 스위치 역할을합니다. 커패시터에 전하가 저장되면 ‘1’로 인식하고 그렇지 않으면 ‘0’으로 인식하여 데이터를 저장합니다. DRAM은 초당 천문 숫자로 0과 1의 클럭을 반복하여 데이터를 전송합니다.
이 공정 변경은 트랜지스터에 적용된 절연막과 ‘게이트’를 변경하여 이루어졌습니다. 반도체 제조는 극 자외선 (EUV) 노광 기술을 접목 한 미세 가공으로 옮겨 가고 있는데,이 과정에서 기존 절연막이었던 ‘pSiON’소재에서 누설 전류가 증가하고 신뢰성이 낮아지기 때문이다.
(사진 = 삼성 전자)
이에 삼성 전자는 pSiON 소재를 유전율 (K)이 높은 Hi-K로 변경했다. 유전 물질은 전기를 유도하는 물질이며 높은 상수는 물질의 분자가 큰 전기장을 생성한다는 것을 의미합니다. 이 경우 내부 재료의 극성이 외부 재료 (Hi-K)와 반대 방향으로 정렬되어 재료의 전기장 합을 줄여 누설 전류를 줄입니다.
(이미지 = Wikipedia’Dielectricity ‘)
또한 기존 트랜지스터의 게이트 역할을하던 재료도 폴리 실리콘 (Poly-Si)의 금속 실리콘으로 대체되었습니다. 삼성 전자는 금속 실리콘이 다결정 실리콘보다 Hi-K 소재에 더 적합하다고 설명했다.
삼성 전자는“HKMG를 탑재 한 삼성 전자의 DDR5 메모리 모듈은 저전압 (1.1V)에서도 고성능을 구현할 수있어 전력 효율을 높이고 기존 공정 대비 전력 소비량을 약 13 % 감소 시키며 기반을 다졌다. 향후 절연막 두께의 추가 감소. “데이터 센터와 같이 전력 효율성이 중요한 애플리케이션에 최적의 솔루션이 될 것으로 기대됩니다.”
이 제품은 범용 DRAM 제품으로 최초로 8 단 TSV (Through Silicon Via) 기술을 적용했다. TSV는 반도체가 적층 구조가되어 층을 연결하기 위해 개별 칩에 수백 개의 미세한 구멍을 만든 다음, 상단과 하단을 실리콘으로 연결하는 방법입니다.
TSV를 이용한 칩 적층은 나노 단위 회로에 배치 된 작은 칩에 작은 구멍을 만들고 실리콘 스트링으로 연결한다는 점에서 뛰어난 기술이 필요합니다. 삼성 전자는 2014 년 세계 최초로 DDR4 메모리에 4 계층 TSV 공정을 적용했으며, 2019 년 업계 최초로 12 계층 TSV 패키징 기술을 개발하여이 분야에서 선도적 인 기술을 보유하고 있습니다.
삼성 전자는 현재 인텔에서 개발중인 서버용 ‘제온 스케일 러블’프로세서 인 ‘사파이어 래 피즈’에이 제품을 포함시키기 위해 인텔과 긴밀히 협력하고 있습니다.
손영수는 “공정 혁신을 통해 개발 된 DDR5 메모리는 뛰어난 성능과 높은 에너지 효율로 자율 주행, 스마트 시티, 의료 산업으로 응용 분야를 확장 할 고성능 컴퓨터 개발을 더욱 가속화 할 것으로 기대된다”고 말했다. , 삼성 전자 메모리 사업부 제품 기획팀 전무. 나는 그것을 고대하고있다.”